基于扩谱技术的高精度测距技术具有广泛的应用前景,电子论文
摘要:扩谱技术以其一系列独特的优点已应用于许多领域。对比其他的各种无线电测距体制,论述了运用扩频技术进行高精度无线电测距的特点、实现的新方法以及测距系统方案的设计。分析了影响可靠性、精度的因素,提出解决方法以及参数的计算。测距系统经地面和空中试飞试验,结果证明:各项参数达到指标要求,且基于扩谱技术的高精度测距技术具有广泛的应用前景。
关键词:扩频技术;测距;精度
扩频系统具有很强的抗多径干扰能力,良好的低截获概率、信号隐蔽特性,较高的距离分辨力,易实现码分多址等优点,受到各军事大国的高度重视[1]。它不仅在军事通信中发挥出了不可取代的优势,且广泛地渗透到了导航、雷达、跟踪、无线定位系统、遥控、航天、无线局域网、测试系统及移动通信等各个领域[2]。尤其是近年来大规模和超大规模集成电路和微处理技术的应用以及新型器件,如可编程逻辑门阵列(filed programmable gates array, FPGA)、数字信号处理(digital signal processing, DSP)的出现,使扩频技术应用形成了新的高潮。
扩谱技术是一种信息传输技术。它利用同欲传送的数据(信息)无关的伪随机码对传输信号扩展频谱,使之远大于被传送信息所必需的最小带宽,形成宽带、低功率谱密度的信号来发射。在接收端利用同一伪随机码对接收信号进行相关解扩恢复数据[3]。
电磁波测距,就是直接或间接测出电磁波在被测距离上的传播时间。在已知电波的传播速度(真空与大气中的速度有差别,而电波在大气中的传播速度也与大气的温度、湿度、压力有关)时,即可计算出待测距离。常用的测距方法有脉冲法测距和相位法测距。脉冲法测距发射脉冲功率高,作用距离远,但精度较低,一般用于远距离测距、地形测量和炮瞄准雷达测距等;相位法测距的精度比脉冲法高,在大地测量、工程测量中广泛被采用[4]。应该说,无论采用哪种方法,都存在抗干扰性差,测量距离受限,精度低,信号易被截获等缺点。
将扩谱技术用于测距,则有效地克服了上述测距方法的缺点。影响扩谱技术测距精度因素有:伪随机码码片的宽度、跟踪伪码相位的准确度以及突发测距的时间。随着器件性能的革新与提高,新技术的引用,伪随机码码片的宽度减小,FPGA内部高精度锁相环的开发,高精度、稳定度的时钟系统以及器件内部连线时延的优化减少,高速度DSP器件内部运算,使测距精度会随之不断提高,设备体积、功率也会大大减小。其强抗干扰性,低截获性,高精度,使扩谱测距尤其适合应用于测量条件苛刻的现代电子战战场中军事通信系统,如用于无人机系统,卫星系统,地面坦克瞄准系统等。当然也完全可以应用于民用系统。
1 扩谱测距系统组成及工作原理
1.1 扩频测距的基本原理
测距系统由测距机和应答机2部分组成,如图1所示。进行测距时,测距机发射测距伪码给应答机,应答机对接收的伪码进行捕获与跟踪,完成接收时钟的再生,并以再生的时钟发射应答伪码给测距机,测距机同样对接收的伪码进行捕获与跟踪,通过发射伪码帧与接收伪码帧的时差进行测距。
1.2 测距机的组成与工作过程
测距机由基带处理部分和射频收发信机2部分组成,如图2所示。这2部分通过70 MHz的中频进行交换。基带处理部分完成测距信息的解算。本地伪码发生器产生的伪随机码送往QPSK调制器进行QPSK调制,调制后的70 MHz中频通过射频发射出去;接收到的70 MHz中频信号,先经过伪码解扩接收电路,完成载波与伪码的捕获与跟踪,测距帧检测电路提取接收帧同步信号。发射帧同步信号启动测距计数器,接收帧同步信号停止计数,从而完成测距任务,滤波处理电路对测距信息进行进一步处理,降低突发误差,提高测距精度。
1.3 应答机的组成与工作过程
应答机由基带处理部分和射频收发信机2部分组成,如图3所示,这2部分通过70 MHz的中频进行交换。基带处理部分完成伪码测距信息的应答。接收到的70 MHz中频信号,先经过伪码解扩接收电路,完成载波与伪码的捕获与跟踪,测距帧检测电路与时钟提取电路提取接收帧同步信号和接收时钟信息,接收时钟信息通过时钟再生电路,产生应答所需的各种时钟信号,并配合提取的接收帧同步信号,产生应答伪码和进行应答信号的组帧;应答伪码发生器产生的伪随机码再进行QPSK调制,调制后的70 MHz中频通过射频发射出去。该部分的伪码跟踪精度和时钟再生准确度直接影响测距的精度。
1.4 测距伪码帧结构与测距信息的处理
该测距系统的最大模糊距离近,要求工作在突发模式,所以根据系统的特点,测距码没有采用传统的复合伪码。本系统测距通过测距伪码的组帧来实现伪码的快速捕获和消除距离模糊,测距伪码帧由I、Q 2路组成。I路为固定的伪码,用于伪码的捕获与跟踪,保证跟踪精度;Q路采用伪码组帧结构,消除距离模糊,一个伪码帧包含8个伪码周期。由于运动速度很快,检测突发时间短,伪码的解扩只能采用匹配相关处理技术。测距伪码帧结构如图4所示。
测距计数器的计算值不能直接作为最终的测距信息,必须通过滤波处理,消除突发误差,提高测量精度。
通过对FPGA中锁相环路的开发,提高芯片内部工作的主时钟,保证伪码跟踪优于1/20码片的精度,从而实现指标提出的测距精度要求。该系统在40 MHz的外部主时钟条件下,FPGA内部主时钟达到200 MHz,从而在保证测距精度的情况下,减少电路制板的难度,提高电路的可靠性。
2 参数的计算分析
2.1 最大多普勒频移的计算
设:射频的发射频率为800 MHz,射频频率稳定度为2×10-6,中频70 MHz的频率稳定度为50×10-6,系统的多普勒频移由射频、中频和物体的运动3部分组成。射频引起的多普勒频移为2×800 MHz×2×10-6=3.2 kHz(1) 中频引起的多普勒频移为2×70 MHz×50×10-6=7 kHz(2) 运动引起的多普勒频移为4 000 m/s×800 MHz3×108m/s≈11 kHz(3) 总的多普勒频移为±(3.2+7+11)kHz=±21.2 kHz(4)
2.2 伪码初捕时间的计算
已知伪码长度为128,码率为10 Mb/s,伪码周期T=12.8μs,伪码重复频率约为80 kHz,伪码捕获采用匹配相关技术,捕捉后,理想情况下一个伪码周期即可捕获伪码。但由于存在多普勒频移,捕获时间包括载波的搜索,每次搜索的步长取10 kHz,载波搜索需要5次,则初捕时间为2×5×12.8μs=128μs(5) 考虑漏捕概率,循环搜索5次,则最后初捕时间取640μs。
2.3 测距探测持续时间的计算
应答机与测距机伪码捕获时间为0.64 ms。应答机与测距机的伪码捕获验证时间取3个伪码周期,即为0.038 4 ms。应答机与测距机的伪码跟踪时间取20个伪码周期,即为0.256 ms。测距时间取10个伪码帧,相当于80个伪码周期,即为1.024 ms 本论文由